

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 59080240

(51) Intl. Cl.: G06F 11/00 G06F 9/30

(22) Application date: 23.04.84

(30) Priority:

(43) Date of application

09.11.85

publication:

(84) Designated contracting states:

(71) Applicant: NEC CORP (72) Inventor: IMOTO KUNIO

(74) Representative:


(54) COMPUTER OF TWO-PHASE SEQUENCE SYSTEM

(57) Abstract:

PURPOSE: To secure the reliability in a degree equivalent to that of a full duplex system by realizing instruction comparing and deciding functions with addition of a simple circuit.

CONSTITUTION: in a pseudo fetch cycle, contents of a program memory designated through an address bus 21 by the value of a pseudo program counter 12 are fetched in a pseudo instruction register 14 by a bus switch 19. In an effective fetch cycle, contents of the program memory designated through the address bus 21 by the value of an effective program counter 13 are fetched in an effective instruction register 16. Contents of pseudo instruction registers 14 and 15 are compared with each other, and a normal execution cycle is performed if they coincide with each other. If they do not coincide with each other, the value of the pseudo program counter 12 is transferred to the effective program counter 13, and the value of a pseudo program counter 11 is transferred to the counter 12, and thereafter, an operation similar to that of a jump instruction is performed.

COPYRIGHT: (C)1985,JPO&Japio



⑩日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報 (A) 昭60-225254

@Int,Cl.4

識別記号

庁内整理番号

❷公開 昭和60年(1985)11月9日

G 06 F 11/00

7368-5B 7361-5B

審査請求 未請求 発明の数 1 (全 3頁)

図発明の名称 2

2相シーケンス方式計算機

到特 顧 昭59-80240

@出 願 昭59(1984)4月23日

邦 夫 東京都港区芝5丁目33番1号 日本電気株式会社内

卯出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 芦田 坦 外2名

明細署

1. 発明の名称

2 相シーケンス方式計算機

2. 特許請求の範囲

 を切替える切替器 9 とを付加して成る 2 相シーケンス方式 計算機。

3. 発明の詳細な説明

[発明の属する技術分野]

本発明は2相シーケンス方式計算機に関し、 特にこの種計算機基本方式における信頼性向上 のための技術に関する。

〔従来技術〕

計算機システムにおいて信頼性を保障する為の一方式として二重化が行われている。二重化が経済上得策でない場合は、例えばアクセスされるメモリ範囲を定め、それ以外のメモリがアクセスされる事を禁止する等の方法が用いられている。これらはいずれも計算機制御部は従来のままである。

第4図は従来の計算機制御部で本発明と関係 のある部分を示す。41はプログラムカウンタ42 の出力と実効サイクル時に出力されるアトレス パス45とを切替える為の切替器、46はその出力

・特開昭60-225254(2)

である。43は命令レジスタで、インストラクションフェッチ時にデータパス47の値が読みとられる。40は制御部である。

しかし、このような計算機で完全二重化を採用するのは経済上得策とは言えず、かと言って 部分的なブロテクションでは完全には保障できない。

〔発明の目的〕

本発明の目的は、なるべく簡単な方式で容易 に完全二重化に相当する程度の信頼性を保障し 得る2相シーケンス方式計算機を提供する事で ある。

〔発明の構成〕

本発明は、2ステップ前のプログラムアドレスを保持する第1の擬似プログラムカウンタと、1ステップ前のプログラムアドレスを保持する第2の擬似プログラムカウンタと、実際に実行されるプログラムアドレスを保持する実効プログラムカウンタと、第2の擬似プログラムカウンタでアドレスされた番地から読まれた命令を

13 は実際に実行されるプログラムアドレスを保持する実効プログラムカウンタである。パス切替器 19 は第 2 の擬似プログラムカウンタ 12 と実効プログラムカウンタ 13 の出力を切替える。14 はデータバス 22 を通して送られてくる命令を一時保持する第 1 の擬似命令レジスタ, 15 は比較用の命令を一時保持する第 2 の擬似命令レジスタ, 16 は実際に実行される命令を一時保持する実効命令レジスタ, 17 は比較器である。18 は各部の制御部である。

扱似フェッチ (pseudo fetch) サイクルにては バス切替器 19により扱似プログラムカウンタ 12 の値によってアドレスバス 21 で指定されるプロ グラムメモリの内容をデータバス 22を通して説 みとり、投似命令レジスタ 14にフェッチする。 23 はそのためのクロックバルスで制御部 18より 供給される。 奥効フェッチ (actual fetch) サイ クルにては実効プログラムカウンタ 13 の値によってアドレスバス 21 で指定されるプログラムメ モリの内容をデータバス 22を通して実効命令 一時保持する第1の撥似命令レジスタと、比較用の命令を保持する第2の撥似命令レジスタと、実際に実行される命令を一時保持する実効命令レジスタと、前配第1及び第2の擬似命令レジスタの内容を比較する比較器と、これらを制御する制御部と、前記第2の提似プログラムカウンタと実効プログラムカウンタの出力を切替える切替器とを従来の計算機基本制御部に付加して提供される。

(寒 施 例)

以下に、第1図~第3図を参照して本発明の 実施例を説明する。

第1図は本発明の一実施例をプロック図で示す。便宜上、インストラクションサイクルは第2図に示すものとする。第3図はインストラクション実行フローを示す。

第 1 図において、11は 2 ステップ前のプログ ラムアドレスを保持する第 1 の級似プログラム カウンタ、12は 1 ステップ前のプログラムアド レスを保持する第 2 の級似プログラムカウンタ、

シスタ16にフェッチする。チェックサイクルに ては比較器17により投似命令レジスタ14と15と を比較し、一致(擬似命令レジスタ14には前ス テップの正しく実行された命令値がはいってい る。一方、擬似命令レジスタ15にもその値がは いっている。但し、レジスタ15の値は前ステッ ブのインストラクションサイクル時に説まれた ものであり、レジスタi4の値は現在のインスト ラクションサイクル時に説まれたものである。) したならば、正常実行サイクルが行われるとと もに下記動作が行われる。すなわち、奥効命令 レジスタ16の値をレジスタ15へ転送(これは次 のサイクルの比較用である。) すると共に、摂似 プログラムカウンタ12の値を擬似プラグラムカ ウンタ11へ転送し、更に実効プラグラムカウン タ13の値を擬似プログラムカウンタ12へ転送す

一方,不一致ならば(不一致という事は,前 ステップでフェッチされた命令値が正しいもの でない事を示す。) 擬似プログラムカウンタ12の

特開昭60-225254(3)

値を実効プログラムカウンタ13へ転送し、擬似 プログラムカウンタ11の値を擬似プログラムカ ウンタ12へ転送後、ジャンプ命令(ジャンプ先 アドレスは実効プログラムカウンタ13によって 与えられる。)と同様の操作が行われる。

〔発明の効果〕

以上の説明で明らかなように、本発明では簡単な回路の追加で命令の比較・判定機能を有することにより、きわめて信頼性の高い計算機が容易に実現できる。

4. 図面の簡単な説明

第1図は本発明の一実施例の要部プロック図、第2図はインストラクションサイクルを示す図、第3図はインストラクションサイクルにおける実行フローを示し、第4図は従来の計算機制御部の一部のプロック図。 図において、11、12… 擬似プログラムカウンタ、13…実効 プログラムカウンタ、14、15… 擬似命令レジスタ、16… 実効命令レジスタ、17…比較器、18… 制御部、19…バス切替器。

代理人 (7127) 介理士 後 廖 洋 介

